This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 L 21/56

Seq. No. for Official Use: 1-6235-57

TITLE OF INVESTION : MANUFACTURE OF SENICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SHO 60-148864, July 5, 1985

DVINIOR . : Trueso KAMATA, NEC TERRETE, Ltd.

4-12-12 Ritemachi, Tamagata-Shi

APPLICANT : NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCHTEAPA, Patent Agent

MUSER OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

<u>منعتا</u> . 2

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Field of comercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

(Example)

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damping the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



?

@公開特許公報(A)

昭62-9639

@Int_Cl_"

规则記号

厅内整理番号

企公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

審査請求 未請求 発明の数 1 (全2頁)

公発明の名称 半導体装置の製造方法

到特 既 昭60-148864

会出 頭 昭60(1985)7月5日

母 明 者 庭 侯 常郎 和出 四 人 山形日本電気株式会社 山形市北町 4 丁目12番12号 山形日本電気株式会社内

山形市北町 4 丁目12番12号

①出 即 人 山形日本電気株式会社 の代 理 人 弁理士 内 原 習

es 25 \$

2 見明の名称 半端件装便の製造方法

2 特許請求の疑問

パターンニングされた記録を有するプリント記録書紙化学等体テップを搭取し、試学媒体テップ の電板と前記記録との記録を行い、側距割止後と れを切断分越することを特徴とする学導体複数の 製造方法。

3. 発明の詳細な説明

(宝装上の利用分野)

本見明は、半減体板食の製造方法に関し、特化 小型トランジスタ。ダイオード、小型ICのチェブ都品を信念度率くかつ安価に提供するものである。

(女衆の技術)

. . ..

友夫、との我の半選券ナップ税品は、パンテン

グされたリードフレームに半退体ペレットを搭数・ 結膜を行ったのち、リード形状の加工を行いナッ ブ形状にするものや、セラミック配品に半退化ペ レットを搭載・銃型し披露到止するものがある。 【発明が解決しようとする問題点】

在来の製性に基づくものは、和本の外では対止 使にリード加工を行うために制度性等の配で劣化 が見られるが、形状寸圧のパラフキが大をいとい う欠点があり、実装工程でのトラブルの気質となっている。

又、社会の例では、対料が本価である事の外に 材料事業の寸法パランキ。例止寸任パランキが大 えいという欠点があり、十はり実装工程でのトラ ブルの毎回となっている。

(問題点を解決するための手取)

本発明は、あらかじめま子供がに合致したパターシニングを施したプリント配数が悪化牛派体ペレットを搭載し、必要な内部認識を行い、そのは 数子面を複数で対止し、しかる後針止痰プリント 配数が悪を切断分離し、個4 の牛派体案子に分離 するものである。とのB、女子の女気都许の区を ヤマーキングギの工程は切断・分割の原体いずれ でもよく、女子は途やプロセスの意識化だより最 もやりやすい工程で行えばよい。

(突落例)

次に、本発明について図面を参照して取明する。 第1回は完成した展盘の側面及び断面を扱わしている。第2回以は本展をの組立に用いるブリント配動著板の側断面図、阿図旧はとのブリント配 競手板の平面配分図である。以降図面に従い県立 工程を収明する。

プリント配施基板1ド半線体ペレット3をソルデー2で取りつけ固定し、ポンディンダワイヤー4でお憩する。この様子を第3関に示す。次に、電子面を制度5で対止する。対止は全面でも配分的に行ってもよい。第4回にこれを示す。最後に電子を切断分離し発成品となる。この様子を第5回に示す。切断はスルーホールの中央部を正確に行う事により、裏面の契係用コンメクトとの迷路を扱うことなく分離出来る。

1 ……ブリント配恕必折、2 ……マウントソルダー、3 ……半済体ペレット、4 ……ポンディングワイヤー、5 ……対止密質。

代單人 弁理士 内 灰

(夕明の効を)

以上即明したほに、本質明によれば沈工た成立 声(高質のよい、小型リードレステップデーリア 果子が得られる。外形に従来のリード加工による テップキャリアに比較し30~50~小型化する事 ができ、今後の小型化志向にも十分町配できる。 果子は小型のダイオードやトランジスメから、大 形のして「果子さで広く適用比米、その効果は刺 り知れない。

4. 四部の簡単な設勢

第1回は本発明の一実施的による牛油体装制の 部分新面を示した側面間である。

第2回以シよび第2回四はそれぞれブリント配 製業者の新面シよび平面回である。

(京3 間はブリント配製書板に半減はベレットを 搭載し外部第子と結照した様子を表わしている報 面面である。

第4回は半導体象子を促送用部能で対止した 様子を表わず新面閣である。

